

AUTOMATIC GAIN CONTROL CIRCUIT

Patent Number: JP6053765

Publication date: 1994-02-25

Inventor(s): INOUE TAKETOSHI

Applicant(s): NEC CORP

Requested Patent: JP6053765

Application Number: JP19920202805 19920730

Priority Number(s):

IPC Classification: H03G3/30; H03F1/06; H03G5/16

EC Classification:

Equivalents:

Abstract

PURPOSE: To keep an output power from a 1st burst output to a prescribed output level in the sample-and-hold type automatic gain control circuit keeping a burst output to a prescribed output level.

CONSTITUTION: The control circuit is provided with 1st and 2nd changeover devices 12, 13 used to make an output signal of a modulator 3 to be a nonmodulation signal and with a high speed 2nd sample-and-hold circuit 15 operated for a period when the nonmodulation signal is outputted, and a period for some bits for nonmodulation is provided before a burst output, and the high speed 2nd sample-and-hold circuit 15 is operated for this period to keep the output power constant to make the output power constant from the 1st burst output.

Data supplied from the esp@cenet database - I2

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平6-53765

(43)公開日 平成6年(1994)2月25日

(51)Int.Cl. ⁵	識別記号	府内整理番号	F I	技術表示箇所
H 03 G 3/30	D	7350-5 J		
H 03 F 1/06		7350-5 J		
H 03 G 5/16	B	9067-5 J		
	C	9067-5 J		

審査請求 未請求 請求項の数1(全5頁)


(21)出願番号	特願平4-202805	(71)出願人	000004237 日本電気株式会社 東京都港区芝五丁目7番1号
(22)出願日	平成4年(1992)7月30日	(72)発明者	井上 武俊 東京都港区芝五丁目7番1号日本電気株式会社内
		(74)代理人	弁理士 京本 直樹 (外2名)

(54)【発明の名称】自動利得制御回路

(57)【要約】

【目的】バースト出力を一定出力レベルに保つサンプルホールド形の自動利得制御回路に於いて、第1回目のバースト出力から一定出力レベルに保つ。

【構成】変調器3の出力信号を無変調にする第1と第2の切替器12, 13と、無変調の信号が出力されている期間に動作する高速の第2のサンプルホールド回路15を持ち、バースト出力の前に何ビットか無変調の期間を設け、この期間に出力電力を一定に保つべく高速の第2のサンプルホールド回路15を動作させることにより最初のバーストから出力電力を一定に保つ。



【特許請求の範囲】

【請求項 1】 入力のデータ信号を変調し変調信号として出力する変調器と、前記変調信号を特定のタイミングで断続するスイッチと、このスイッチの出力信号を増幅する電圧制御可変利得増幅器と、この電圧制御可変利得増幅器の出力電力を検出する検波器と、この検波器の出力電圧を平均化する第1の低域ろ波器と、この第1の低域ろ波器からの電圧をサンプルホールドする第1のサンプルホールド回路と、この第1のサンプルホールドされた電圧と基準電圧との差分を取り出す差動増幅器と、この差動増幅器の出力電圧によって前記電圧制御可変利得増幅器の利得が制御されかつ前記スイッチの接続タイミングと前記サンプルホールド回路の動作タイミングとを一致させる自動利得制御回路において、前記変調器からの変調信号を無変調とする電圧を変調器に加える回路と、前記検波器の包絡線電圧を取り出す広帯域の第2の低域ろ波器と、この第2の低域ろ波器の出力電圧をサンプルホールドする第2のサンプルホールド回路とを備え、前記変調器の変調信号が無変調となっている期間のみ前記第2のサンプルホールド回路を動作させることを特徴とする自動利得制御回路。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は自動利得制御回路に関し、特に時分割多元接続通信方式等に用いられるバースト出力の出力電力を制御する自動利得制御回路に関する。

【0002】

【従来の技術】 バースト状に送信信号を送出する必要のある時分割多元接続通信方式において、送信信号の出力電力の制御は出力信号が連続的でないため、連続的な自動利得制御回路が使用できず、通常、出力信号の出ている期間のみループを形成するサンプルホールド型の自動利得制御回路が用いられる。

【0003】 図3は従来の自動利得制御回路の一例のブロック図である。変調信号入力端子1、2に加えられるデータ信号によって変調を受けた変調器3の出力変調信号はスイッチ4を経て電圧制御可変利得増幅器5で増幅されて出力端子6に出力される。電圧制御可変利得増幅器5の出力電力は検波器7で検波されその検波電圧は低域ろ波器8で帯域制限された後にサンプルホールド回路9に加えられる。更にサンプルホールド回路9の出力電圧は差動増幅器10で基準電圧との差分の電圧増幅を受け、この出力電圧によって電圧制御可変利得増幅器5の利得が制御される。

【0004】 制御器11はバースト出力のタイミングと指定しており、その出力波形は図4に示すように、出力が“H”的ときスイッチ4とサンプルホールド回路9とが動作し、ループ形成され、出力が“L”的ときはスイッチ4とサンプルホールド回路9とが断になりループが

開放されるとともにサンプルホールド回路9にはループが形成されたときの検波電圧が保持され、次回のバースト出力が出た場合の初期出力を一定に保っている。

【0005】

【発明が解決しようとする課題】 この従来の自動利得制御回路では、バースト出力が何回か出た後であれば前のバーストの検波電圧がホールドされているため出力電圧を一定に保つことが可能であるが、電源を加えた後の第1回目のバースト出力やホールド時間を越えた後に出るバースト出力の出力電力レベルを一定に保つことは困難であった。

【0006】 また、改善策の一例として平均的な出力電力レベルを得られると予測される固定電圧を記憶させておき、第1回目もしくはホールド期間を過ぎた後のバースト時にはこの固定電圧により出力電圧レベルを制御する方法も行なわれているが、増幅器等の温度変動等により出力電力が一定もしくは規定範囲内に保たれる保証はなく、完全な対策ではなかった。

【0007】

【課題を解決するための手段】 本発明の自動利得制御回路は、入力のデータ信号を変調し変調信号として出力する変調器と、前記変調信号を特定のタイミングで断続するスイッチと、このスイッチの出力信号を増幅する電圧制御可変利得増幅器と、この電圧制御可変利得増幅器の出力電力を検出する検波器と、この検波器の出力電圧を平均化する第1の低域ろ波器と、この第1の低域ろ波器からの電圧をサンプルホールドする第1のサンプルホールド回路と、この第1のサンプルホールドされた電圧と基準電圧との差分を取り出す差動増幅器と、この差動増幅器の出力電圧によって前記電圧制御可変利得増幅器の利得が制御されかつ前記スイッチの接続タイミングと前記サンプルホールド回路の動作タイミングとを一致させる自動利得制御回路において、前記変調器からの変調信号を無変調とする電圧を変調器に加える回路と、前記検波器の包絡線電圧を取り出す広帯域の第2の低域ろ波器と、この第2の低域ろ波器の出力電圧をサンプルホールドする第2のサンプルホールド回路とを備え、前記変調器の変調信号が無変調となっている期間のみ前記第2のサンプルホールド回路を動作させることを特徴とする。

【0008】

【実施例】 次に本発明について図面を参照して説明する。図1は本発明の一実施例のブロック図、図2は本実施例の制御器の動作を示すタイミング図である。

【0009】 図1の本実施例は、入力のデータ信号を変調し変調信号として出力する変調器3と、この変調器3の出力信号を特定のタイミングで断続するスイッチ4と、このスイッチ4の出力信号を増幅する電圧制御可変利得増幅器5と、この電圧制御可変利得増幅器5の出力電力を検出する検波器7と、この検波器7の出力電圧を平均化する第1の低域ろ波器8と、第1の低域ろ波器8

の出力電圧をサンプルホールドする第1のサンプルホールド回路9と、サンプルホールドされた電圧と基準電圧との差分を取り出す差動増幅器10と、差動増幅器10の出力電圧によって電圧制御可変利得増幅器5の利得が制御され、スイッチ4の接続タイミングと第1のサンプルホールド回路9の動作タイミングを一致させるようにして、出力変調信号を無変調とする電圧を変調器3に加える第1と第2の切替器12、13と、検波器7の包絡線電圧をそのまま取り出す高帯域の第2の低域ろ波器14と、第2の低域ろ波器14の出力電圧をサンプルホールドする第2のサンプルホールド回路15と、変調器3の変調信号が無変調となっている期間のみ第2のサンプルホールド回路15を動作させるように構成される。

【0010】次に本実施例の動作について説明する。データ入力端子1、2に加えられたデータは第1と第2の切替器12、13を経て変調器3に加えられ、このデータによって変調を受けた変調器3から出力の変調信号はスイッチ4を経て電圧制御可変利得増幅器5で増幅されて出力端子6に出力される。電圧制御可変利得増幅器5の出力電力は検波器7で検波されその検波電圧は帯域の狭い第1の低域ろ波器8で帯域制限を受けた後、第1のサンプルホールド回路9に加えられる。更に第1のサンプルホールド回路9の出力電圧は差動増幅器10で基準電圧との差分の電圧増幅を受け、この出力電力によって電圧制御可変利得増幅器5の利得が制御される。

【0011】検波器7の出力電圧は高帯域の第2低域ろ波器14に加えられ、帯域制限を受けた後、第2のサンプルホールド回路15に加えられる。第1のサンプルホールド回路9及び第2のサンプルホールド回路15の出力電圧は共に差動増幅器10に加えられるが、その切替は図2に示すように、制御器11にタイミング信号111が加えられると、Nクロック遅れたバースト信号112と、N-nクロック遅れたバースト信号113が制御器11内部で生成され、バースト信号113はスイッチ4に加えられる。

【0012】次にタイミング信号114、115が生成され、タイミング信号114は第1と第2の切替器12、13及び第2のサンプルホールド回路15に加えられ、タイミング信号115は第1のサンプルホールド回路9に加えられる。バースト信号113の最初のnクロックの期間は、タイミング信号114によって第1と第2の切替器12、13は固定電圧V1、V2が変調器3に加えるように動作して、変調器3の出力信号が無変調信号となる。同時に第2のサンプルホールド回路15も動作しており、低域ろ波器14の帯域は広いため、ループが高速で動作し、出力電力は直ちに設定される。

【0013】次にバースト信号112の期間は第1と第2の切替器12、13によりデータを変調器3に印加す

るよう動作し、第1のサンプルホールド回路9がタイミング信号115によって動作しており、第1の低域ろ波器8からの出力電力の平均値を検出して緩慢なサンプルホールド型のループ動作を行ない出力電力レベルを一定値に保つ。

【0014】このようにすると、出力電力の包絡線が変動するような変調方式の場合でも、最初のnクロックの無変調信号によって出力電力を一定に制御することにより最初のバースト出力から出力電力を一定に保つことができる。

【0015】

【発明の効果】以上説明したように本発明によれば、所要のバースト出力の前に何クロックかの無変調出力を送出することにより、出力電力を最初のバースト出力から一定に保つことが可能であり、変調出力信号の包絡線が変化する変調方式にあっても、包絡線の平均化のための低域ろ波器によるループの動作の応答遅れに影響されることなく最初のバースト出力を一定にすることができます。

20 【図面の簡単な説明】

【図1】本発明の一実施例のブロック図である。

【図2】本実施例の制御器のタイミング図である。


【図3】従来の自動利得制御回路の一例のブロック図である。

【図4】従来例の動作説明のためのタイミング図である。


【符号の説明】

1, 2	データ入力端子
3	変調器
4	スイッチ
5	電圧制御可変利得増幅器
6	出力端子
7	検波器
8	第1の低域ろ波器
9	第1のサンプルホールド回路
10	差動増幅器
11	制御器
12	第1の切替器
13	第2の切替器
14	第2の低域ろ波器
15	第2のサンプルホールド回路
16	タイミング信号入力端子
111	タイミング信号
112	バースト信号
113	バースト信号
114	タイミング信号
115	タイミング信号


【図1】



【図 2】



【図 3】



【図 4】



**This Page is Inserted by IFW Indexing and Scanning
Operations and is not part of the Official Record**

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- BLACK BORDERS**
- IMAGE CUT OFF AT TOP, BOTTOM OR SIDES**
- FADED TEXT OR DRAWING**
- BLURRED OR ILLEGIBLE TEXT OR DRAWING**
- SKEWED/SLANTED IMAGES**
- COLOR OR BLACK AND WHITE PHOTOGRAPHS**
- GRAY SCALE DOCUMENTS**
- LINES OR MARKS ON ORIGINAL DOCUMENT**
- REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY**
- OTHER:** _____

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.